邏輯開發(fā)工程師崗位職責
在現(xiàn)在的社會生活中，崗位職責的使用頻率呈上升趨勢，制定崗位職責可以有效規(guī)范操作行為。制定崗位職責的注意事項有許多，你確定會寫嗎？下面是小編收集整理的邏輯開發(fā)工程師崗位職責，希望能夠幫助到大家。
邏輯開發(fā)工程師崗位職責1
1.負責圖像處理、相機成像相關(guān)的fpga程序設(shè)計;
2.承擔已有fpga程序的'維護工作;
3.承擔圖像算法的fpga移植;
4.編寫必要的設(shè)計及測試相關(guān)文檔。
任職要求:
1.本科以上學歷,電子類相關(guān)專業(yè);
2.熟悉ccd/cmos成像原理,了解光電檢測相關(guān)行業(yè),有fpga開發(fā)經(jīng)驗
3.熟悉verilog、vhdl等硬件描述語言;
4.有2年以上fpga實際開發(fā)經(jīng)驗;
5.熟悉各種通信協(xié)議如spi、rs232、i2c等。
邏輯開發(fā)工程師崗位職責2
fpga邏輯開發(fā)工程師崗位職責
fpga開發(fā)工程師/數(shù)字邏輯工程師崗位描述:
1)作為一個產(chǎn)品或者一個核心模塊主要開發(fā)工程師;
2)承擔一個產(chǎn)品或者一個核心模塊維護和功能升級;
3)作為重點問題或者需求的核心攻關(guān)力量
崗位要求:
3年及以上工作經(jīng)驗。是做fpga設(shè)計或者驗證，asic設(shè)計或者驗證也可以，算法相關(guān)不做要求。
必備經(jīng)驗:
開發(fā):精通verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗證:精通system verilog，uvm方法學。熟練使用modelsim、questasim、vcs等仿真工具
fpga開發(fā)工程師(junior)3名
崗位描述
1)維護或者開發(fā)特定需求的功能模塊;
2)繼承已有產(chǎn)品，完成新產(chǎn)品;
3)作為功能較為簡單的產(chǎn)品主要開發(fā)工程師;
崗位要求:
1-3年工作經(jīng)驗:本科生及以上。
必備經(jīng)驗:
開發(fā):熟練使用verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗證:熟練使用system verilog，uvm方法學。熟練使用modelsim、questasim、vcs等仿真工具
崗位描述:
1)作為一個產(chǎn)品或者一個核心模塊主要開發(fā)工程師;
2)承擔一個產(chǎn)品或者一個核心模塊維護和功能升級;
3)作為重點問題或者需求的核心攻關(guān)力量
崗位要求:
3年及以上工作經(jīng)驗。是做fpga設(shè)計或者驗證，asic設(shè)計或者驗證也可以，算法相關(guān)不做要求。
必備經(jīng)驗:
開發(fā):精通verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗證:精通system verilog，uvm方法學。熟練使用modelsim、questasim、vcs等仿真工具
fpga開發(fā)工程師(junior)3名
崗位描述
1)維護或者開發(fā)特定需求的'功能模塊;
2)繼承已有產(chǎn)品，完成新產(chǎn)品;
3)作為功能較為簡單的產(chǎn)品主要開發(fā)工程師;
崗位要求:
1-3年工作經(jīng)驗:本科生及以上。
必備經(jīng)驗:
開發(fā):熟練使用verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗證:熟練使用system verilog，uvm方法學。熟練使用modelsim、questasim、vcs等仿真工具
【邏輯開發(fā)工程師崗位職責】相關(guān)文章：
邏輯工程師崗位職責01-17
結(jié)構(gòu)開發(fā)工程師崗位職責10-25
PHP開發(fā)工程師的崗位職責10-24
游戲開發(fā)工程師崗位職責09-13
邏輯崗位職責01-30
軟件開發(fā)工程師崗位職責07-01